芯片研发看起来是一些半导体企业该做的事，实际上国内一些高校是有相关半导体研究项目的。而清华大学响应将集成电路列为一级学科的号召，专门设立了集成电路学院。距清华大学设立集成电路学院也有近乎一年的时间了。

并且在重要的芯片研究领域中取得重大进展，成功突破1nm以下晶体管。这是怎样的技术研究突破呢？突破1nm以下晶体管有何意义？
清华大学立功
清华大学是国内顶尖的学府，培育了许多优秀人才，承担起重大科研项目。而在日益关注的集成电路领域，清华大学挺身而出，于2021年4月份正式成立集成电路学院，力争突破“卡脖子”难题。
重点聚焦半导体技术领域的核心，加快对国产集成电路领域的研究立项。就在3月10日，清华大学官方发布好消息，在小尺寸晶体管研究方面取得了重大突破。
据清华大学表示，来自集成电路学院的任天令团队首次实现亚1纳米栅极长度晶体管，有良好的电学性能。相关研究成果被发表在《自然》这份国际顶级学术期刊中。

清华大学再立功，继此前研究出新型粒子加速器光源“稳态微聚束”之后，这一次又在半导体领域内取得了重大研究成果突破。
从清华大学公布的消息可以解读出很多信息，亚1纳米也就是常规1纳米以下的程度。大家常说的5nm，4nm和3nm等制程芯片，主要指的是在同样的逻辑面积内可容纳的晶体管数量。
可容纳的晶体管数量越多，对纳米工艺的要求程度就越高。因此需要将晶体管的长度压缩到更精细的纳米制程。
不过这并没有统一的标准，各大芯片制造商工艺不同，在其所认定的工艺纳米范围内，可容纳晶体管数量也不一样。比如台积电7nm工艺的每平方晶体管密度为96.5亿，而英特尔仅仅是10nm就有100.8亿。
因此想要突破到更先进的纳米工艺，不仅要将晶体管长度做到更细微的程度，而且密度，逻辑面积等等也得压缩。
而晶体管作为保障电流传输的开关器件，不管芯片制造商有怎样的工艺改进，最终都无法绕开晶体管的栅极束缚。
因为摩尔定律的限制，所以导致集成电路可容纳的晶体管数量难以翻倍。也就在这个时候，清华大学验证了垂直硫化钼晶体管的可行性，将晶体管微缩程度再次提高，从而突破1nm以下的晶体管。
突破1nm以下晶体管有何意义？
伴随着清华大学攻克亚1nm晶体管的消息传开，业内也展开了台积电会不会要和清华大学合作的消息。
要知道台积电目前的工艺部署还仅在4nm，3nm，台积电的工艺规划是今年下半年量产3nm，但到了更先进的2nm，1nm，台积电至少得四五年以后才有可能触及。最终能否实现突破也是个未知数。
但如果有了清华大学对1nm以下的晶体管理论佐证，双方展开合作讨论，是不是意味着台积电有望攻破比1nm更先进的亚1nm芯片呢？
事实上目前还无从得知，台积电也没有对这件事情表态。现在看亚1nm芯片还是太过于遥远了，有了理论支持是一方面，造亚1nm芯片的半导体设备，产业链的技术能不能跟上又是另一方面了。
所以在讨论台积电会不会与清华大学合作造亚1nm芯片之外，不妨着重眼前，看看突破1nm以下晶体管到底有何意义。
实际上意义是非常重大的，在现有可查询的资料中，只有美国巨头IBM公司做到了2nm芯片的突破。去年12月份，IBM发布了关于2nm芯片的宣传视频，内容中介绍其研发的2nm节点芯片晶体管数量是全球树木的10倍，性能比7nm提升了45%。
这在当时引起了不小的轰动，各种关于IBM打造出2nm芯片的消息随处可见。但需要注意的是，IBM提供的仅仅是理论，并非实际。实际上台积电，三星连3nm都没有实现量产，更别说造出2nm了。
但即便是理论，也为将来的实践奠定了很大的基础。都说实践是检验真理的唯一标准，但在实践之前总得先提出理论才行。
所以从这个角度看，清华大学提供了一个很好的理论方向，为将来开创芯片新纪元提供了新的可能性。这项理论突破的意义在将来会得到体现，为后续展开探索脚步的先行者们指引方向。如同海上的灯塔，照亮前方。
总结
清华大学再次立下大功，虽然这次突破只是理论，但如果没有理论，哪来的实践验证。国产半导体不仅需要展望未来，更要立足于当下，走好每一步，让探索者们的前路被彻底照亮。