前言：
大家好，这里是前言醉科技！

我们都知道芯片制程的发展已经从以前的90纳米、65纳米、45纳米，逐渐减小到了现在的5纳米、3纳米，那么他们3纳米之后，芯片制程是多少呢?回事更小的1纳米吗？随着人类半导体工艺接近最终的极限值，芯片产业的未来会在哪里呢?制造芯片的光刻机会成为一堆废铁吗？


我们都知道，今年是半导体行业一个比较特殊的年份，这一年国际集成电路市场风起云涌，国内集成行业也迎来了寒冬。
华为开起“南泥湾”、“塔山计划”，中芯国际在北京投资建厂，武汉存储基地二期开建，中国芯片行业正在酝酿着前所有的布局，同样在这一年也是芯片行业，黄金定律、摩尔定律提出的第55年，就是这条定律，预测了近55年以及今后数年，芯片制程和工艺的走向，国际半导体芯片技术的发展也是紧跟着这条定律。

1965年英特尔公司创始人戈登.摩尔在一篇论文中提到，当价格不变的时候，集成电路上可容纳的晶体管数目约每隔18~24个月便会增加一倍，这是什么意思呢?就是说当我们花2000块买到一部手机的性能，在两年后同样是2000块买到手机的性能将会提高一倍，当然实际和定律还是有一点误差的，但是这并不影响摩尔定律对一代代芯片制程的预测。
不过从2013年开始，摩尔这条黄金定律，开始成为了白银定律，因为定律预测的走势开始放缓了,也就是芯片的性能从之前两年翻一翻，变成了三年翻一番，而且全球芯片行业的实际走势，相比摩尔定律预测的越来越慢。

就目前的情况来看，随着半导体加工工艺逼近极限，摩尔定律好像也逐渐开始失效，并且走到了尽头，为什么摩尔定律会放缓了呢？

举个例子：当我们将两块磁铁放在一张A4纸上的两端，保证两个磁铁刚好不能相吸的时候，当继续将更多的磁铁依次放置在A4纸上时，这些磁铁由于距离慢慢靠近就会吸在一起，原来两个磁体也不能保持各自原有的位置。
同样芯片制程的提高，就是将越来越多的导线、晶体管挤在芯片的狭小空间上，当有限的空间挤了太多晶体管时，连接晶体管的导线距离也过于接近，芯片导线中的电子就不再受经典物理规律的限制了，而是进入了量子力学领域发生了“隧道效应”。
此时电子就会透过导线上的绝缘到处乱串，宏观上，芯片就会岀现漏电效应，最终导致芯片无法正常的使用，所以在摩尔定律走到尽头时，芯片制程精度的提高，就是半导体加工工艺与量子效应作斗争的过程，当芯片制程向5纳米、3纳米以及更小的极限迈进时，量子效应这座大山基本是无法逾越的障碍。
那么人类科技文明在半导体这一块，真的就止步不前了吗？其实从理论上我们可以有很多技术层面的选择，比如抛弃硅晶圆制程的芯片，转而去研发能突破量子效应的量子芯片，比如提高芯片中基本元件的计算速度或者使导线中电流承载更多的信息，但是有一点是需要知道的，那就是这些办法是极其耗费时间来研发突破的。

我们一时半会还难以取得有效的成果，为了在未来取得更好的解决方法，AMD公司提出了Chiplets架构、台积电提出了COWoS晶圆级封装系统、英特尔提出了Foveros，这些架构的相同点就是“3D封装技术”，也都是高级封装技术的一类，该怎么去理解呢?
“3D封装技术”示意图
比如我家6口人买一块空地，做了一层平房，后面哥哥姐姐都结婚了并且生许多孩子，原来的一层平房就不够住了，所以在平房顶上继续做两层、三层楼房，这样就可以住进去更多人了。

这就是“3D封装技术”的形象比喻，多次封装技术也让芯片从平面拓展到了立体结构，这就可以实现在制程极限的情况下，叠加更多的性能，通过层层叠加实现信息空间的最大化利用，让原有的集成晶体管数目倍增。

不仅如此，3D封装技术，还能将不同功能的芯片叠加在一起，比如现在我们使用的手机芯片就有CPU和GPU封装在一起的，其实我个人感觉封装技术其实是治标不治本的，算是锦上添花吧，毕竟它给人类新兴产业带来了短暂的目的和方向，随着硅晶圆临近物理极限，而今后量子芯片、高纯度的单晶、石墨烯芯片等等，或许是我们芯片产业下一步的方向。
当然光刻机也不会成为破铁，无论是封装还是今后芯片材料的更换，它也是我们发展半导体行业路上不可忽视的重器。

而到了那个时候我国也很有可能会迎来一次弯道超车，毕竟我国现在的科技发展以及人才培养已经和以前大不相同了。